登录
注册
首页
->
EDA期末
下载题库
VHDL源程序的文件名应与实体名相同，否则无法通过编译。
（A）正确
（B）错误
参考答案
继续答题：
下一题
更多EDA期末试题
1
在执行MAX+PLUSⅡ的( )命令，可以精确分析设计电路输入与输出波形间的延时量。
2
EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3
下列标识符中，是不合法的标识符。( )
4
时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5
在执行MAX+PLUSⅡ的( )命令，可以精确分析设计电路输入与输出波形间的延时量。
6
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为。( )
考试
