登录
注册
首页
->
EDA期末
下载题库
不完整的IF语句,其综合结果可实现________。( )
(A)时序逻辑电路
(B)组合逻辑电路
(C)双向电路
(D)三态控制电路
参考答案
继续答题:
下一题
更多EDA期末试题
1
进程中的信号赋值语句,其信号更新是( )。
2
关于VHDL中的数字,请找出以下数字中最大的一个:。( )
3
以EDA方式设计实现的电路设计文件,最终可以编程下载到FPGA和CPLD芯片中,完成硬件设计和验证。
4
以EDA方式设计实现的电路设计文件,最终可以编程下载到FPGA和CPLD芯片中,完成硬件设计和验证。
5
图形文件设计结束后一定要通过仿真,检查设计文件是否正确。
6
在执行MAX+PLUSⅡ的( )命令,可以精确分析设计电路输入与输出波形间的延时量。
考试