登录
注册
首页
->
EDA期末
下载题库
进程中的信号赋值语句，其信号更新是( )。
（A）按顺序完成；
（B）比变量更快完成；
（C）在进程的最后完成；
（D）都不对。
参考答案
继续答题：
下一题
更多EDA期末试题
1
VHDL语言是一种结构化设计语言；一个设计实体(电路模块)包括实体与结构体两部分，结构体描述_。( )
2
VHDL源程序的文件名应与实体名相同，否则无法通过编译。
3
进程中的信号赋值语句，其信号更新是( )。
4
以EDA方式设计实现的电路设计文件，最终可以编程下载到FPGA和CPLD芯片中，完成硬件设计和验证。
5
下面既是并行语句又是串行语句的是( )
6
以EDA方式设计实现的电路设计文件，最终可以编程下载到FPGA和CPLD芯片中，完成硬件设计和验证。
考试
