首页->EDA期末

在VHDL中，用语句( )表示clock的下降沿。

（A）clock'EVENT

（B）clock'EVENT AND clock='1'

（C）clock='0'

（D）clock'EVENT AND clock='0'