登录
注册
首页
->
EDA期末
下载题库
在VHDL中，用语句( )表示clock的下降沿。
（A）clock'EVENT
（B）clock'EVENT AND clock='1'
（C）clock='0'
（D）clock'EVENT AND clock='0'
参考答案
继续答题：
下一题
更多EDA期末试题
1
下列标识符中，是不合法的标识符。( )
2
VHDL语言是一种结构化设计语言；一个设计实体(电路模块)包括实体与结构体两部分，结构体描述_。( )
3
大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是( )。
4
VHDL源程序的文件名应与实体名相同，否则无法通过编译。
5
综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。( )
6
在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录（即文件夹）。
考试
