登录
注册
首页
->
EDA期末
下载题库
在VHDL中，用语句( )表示clock的下降沿。
（A）clock'EVENT
（B）clock'EVENT AND clock='1'
（C）clock='0'
（D）clock'EVENT AND clock='0'
参考答案
继续答题：
下一题
更多EDA期末试题
1
图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
2
EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3
下列标识符中，是不合法的标识符。( )
4
关于VHDL中的数字，请找出以下数字中最大的一个：。( )
5
在VHDL中，用语句( )表示clock的下降沿。
6
EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
考试
