登录
注册
首页
->
EDA期末
下载题库
在VHDL中，用语句( )表示clock的下降沿。
（A）clock'EVENT
（B）clock'EVENT AND clock='1'
（C）clock='0'
（D）clock'EVENT AND clock='0'
参考答案
继续答题：
下一题
更多EDA期末试题
1
在EDA工具中，能完成在目标系统器件上布局布线软件称为( )
2
VHDL源程序的文件名应与实体名相同，否则无法通过编译。
3
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为。( )
4
图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
5
不完整的IF语句，其综合结果可实现________。( )
6
EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
考试
