在VHDL中，用语句( )表示clock的下降沿。
（A）clock'EVENT
（B）clock'EVENT AND clock='1'
（C）clock='0'
（D）clock'EVENT AND clock='0'
参考答案
继续答题：下一题
更多EDA期末试题
- 1不完整的IF语句，其综合结果可实现________。( )
- 2IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为。( )
- 3子系统设计优化，主要考虑提高资源利用率减少功耗(即面积优化)，以及提高运行速度(即速度优化)；指出下列哪些方法是面积优化_________。( )①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法
- 4关于VHDL中的数字，请找出以下数字中最大的一个：。( )
- 5在执行MAX+PLUSⅡ的( )命令，可以精确分析设计电路输入与输出波形间的延时量。
- 6进程中的信号赋值语句，其信号更新是( )。
