EDA期末考试题库及答案

在VHDL中，用语句( )表示clock的下降沿。

（A）clock'EVENT

（B）clock'EVENT AND clock='1'

（C）clock='0'

（D）clock'EVENT AND clock='0'

参考答案

继续答题：下一题

电子设计自动化（英语：Electronic design automation，缩写：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。